Laboratorio #4

  Haner Lizandro Devia

              renah17@hotmail.com

    Oscar  Armando Abril

              oaade007@gmail.com

    José Antonio  Zamudio

josezamudio1982@gmail.com

Asignatura dirigida por:

                                      Ing.  José Eduin Culma Caviedes                                                                   

Descripción      o      repertorio      de      saberes      de      los      integrantes      del     grupo:

 Estudiantes de ingeniería electrónica de octavo semestre con conocimientos en programación básica (dos niveles C++), técnicos en ingeniería electrónica y tecnólogos en electrónica industrial, además de conocimientos en programación de pic’s con PIC C compiler y Atmega, una materia vista de diseño gráfico en la cual aprendimos funcionamiento básico de FPGA, tipos de arquitecturas digitales programables y manejo de códigos ABEL, VHDL Y VERILOG con sus respectivas estructuras.

Tema de interés para desarrollar aplicación: PRACTICA MEMORIA ROM CON DISPLAY 16 SEGMENTOS 

Laboratorio 4:

SCHEMATICS DE XILINX

IMAGEN DE LA IMPLEMENTACIÓN EN FPGA

Descripción del laboratorio: Se trabajó con base en lo visto en clase de como guardar en la memoria y asignar valores en la misma con el fin de poder representar un display de 16 segmentos los nombres de cada uno de los integrantes del grupo para esto se debe tomar parte de lo trabajado en los laboratorios anteriores en los cuales se había generado el contador, la memoria, el reloj, el conversor y el decodificador alfanumérico.

Se debe tener en cuenta que la memoria debe ser con una entrada de 6 bit. Luego de tener el código en VHDL se crea el esquemático en Xilinx y se asignan los puertos para la FPGA en el esquemático y  con blog de texto UCF, por último se compila el programa y se carga en la FPGA mediante el programa DIGILENT ADEPT y se corre en la FPGA.

VÍDEO IMPLEMENTACION EN LA FPGA