Laboratorio #5

  Haner Lizandro Devia
             renah17@hotmail.com

    Oscar  Armando Abril

              oaade007@gmail.com

    José Antonio  Zamudio

josezamudio1982@gmail.com

Asignatura dirigida por:

                                      Ing.  José Eduin Culma Caviedes                                                                   

Descripción      o      repertorio      de      saberes      de      los      integrantes      del     grupo:

 Estudiantes de ingeniería electrónica de octavo semestre con conocimientos en programación básica  en lenguaje VHDL  con  conocimiento en generación de  memorias ROM, CONTADORES, REGISTROS,  MULTIPLEXORES Y DEMULTIPLEXORES, DIVISORES DE RELOJ, manejo de entradas y salidas de la FPGA  creación de modelos esquemáticos  a través de código VHDL 

Tema de interés para desarrollar aplicación: PRACTICA MEMORIA ROM CON MATRIZ DE 8X8 

Laboratorio 5:

SCHEMATICS DE XILINX

IMAGEN DE LA IMPLEMENTACIÓN EN FPGA

Descripción del laboratorio: el laboratorio  intenta la generación  de un prototipo  de un PUBLIC  utilizando  la FPGA  y una MATRIZ DE 8X8   lo que realiza es un modulo de VHDL  de MEMORIA ROM  donde  se generan los caracteres  que serán mostrados  en la matriz,junto con un contador que sera el encargado de la lectura de todos los datos que  se encuentran el la memoria,  también generamos dos divisores de reloj uno con una frecuencia mas alta que es  la que nos dará la velocidad para  poder visualizar el carácter completo en la matriz  y el  otro divisor  es para  realizar el desplazamiento  de los caracteres en la matriz  y de esta forma poder visualizarlos todos caracteres generados en la memoria.

Se utilizaran 1 MULTIPLEXOR  y 2 DEMULTIPLEXORES  que serán los encargados de direccionar los datos en la salida de al FPGA  son los que controlaran los leds de la matriz, pero anterior a estos existirán algunos registros que son  los que conectaran  la memoria rom con el multiplexor  que controlan las filas de la matriz. 

VÍDEO IMPLEMENTACION EN LA FPGA