Laboratorio # 6

  Haner Lizandro Devia
             renah17@hotmail.com

    Oscar  Armando Abril

              oaade007@gmail.com

    José Antonio  Zamudio

josezamudio1982@gmail.com

Asignatura dirigida por:

                                      Ing.  José Eduin Culma Caviedes                                                                   

Descripción      o      repertorio      de      saberes      de      los      integrantes      del     grupo:

 Estudiantes de ingeniería electrónica de octavo semestre con conocimientos en programación básica  en lenguaje VHDL  con  conocimiento en generación de  memorias ROM, CONTADORES, REGISTROS,  MULTIPLEXORES Y DEMULTIPLEXORES, DIVISORES DE RELOJ, manejo de entradas y salidas de la FPGA  creación de modelos esquemáticos  a través de código VHDL, tipos de MAQUINAS DE ESTADO 

Tema de interés para desarrollar aplicación:  MAQUINA DE ESTADO  

Laboratorio 6:

Descripción del laboratorio: 

Se genera un código en VHDL para este prototipo no generamos un  diseño en esquemático  para este vamos a realizar la simulación de una escalera eléctrica  ecológica que solo se acciona en el momento en que  que se encuentre  el usuario en el código implementamos  una variable de entrada que serán los sensores que van a tener la función  de detectar el inicio  y el fin  del a escalera  también declaramos unos valores los cuales corresponde a los estados y de esta forma  se declaran como tipo "state"  lo siguiente de aplicar  es un proseso modelado por un Case  que nos permitira ir pasando a cada estado dependiendo de las condiciones esto por  supuesto teniendoen cuenta una señal de reloj